@Momomo_US 剛剛在 Twitter 上分享了采用 3D Chiplet 封裝的下一代 AMD Zen 3 霄龍（EPYC）Milan-X CPU 的一些信息。按照該公司的計劃，3D V-Cache 芯片堆疊技術将率先在下一代銳龍台式 CPU 産品線上引入，同時 EPYC Milan-X 也将作為 2022 ~ 2023 年間推出的 Zen 4 EPYC Genoa 産品線的過渡産品。

據悉，Milan-X 與現有的 Milan EPYC 7003 CPU 類似，隻是用上了更先進的小芯片堆疊工藝。

在一連串推文中，@Momomo_US 提到了以下幾款 AMDEPYC 7003 Milan-X CPU SKU：

● EPYC 7773X -- 64 核 / 128 線程（100-000000504）

● EPYC 7573X -- 32 核 / 64 線程（100-000000506）

● EPYC 7473X -- 24 核 / 48 線程（100-000000507）

● EPYC 7373X -- 16 核 32 線程（100-000000508）

這裡提到的四款 EPYC Milan-X CPU SKU，都保留了與當前對應版本相同的核心數量，因而我們不大可能看到 CCD 堆疊方式的變化。

不過小芯片設計的引入，還是能夠為 Milan-X 添加額外的 SRAM 緩存，從而帶來近似于架構叠代的整體性能提升。

早些時候，AMD 已經詳細介紹過 3D V-Cache 的技術理念，可知其使用了鍵距 9 微米的 3D 微凸（Micro Bump）、矽通孔（TSV）互連方案、親水介電與 Direct CU-CU 鍵合等方案，來實現小芯片的堆疊。

單個 3D V-Cache 堆棧包含了 64MB L3 緩存，位于現有的 Zen 3 CCD 已具備的 TSV 之上。通過增加現有的 32MB L3 緩存，單個 CCD 模塊将總計擁有 96MB 的緩存。

（截圖 via WCCFTech）

此外 AMD 聲稱 V-Cache 堆棧可達到 8-hi，意味着除了每個 CCD 的 32MB 緩存，加上 8 組 3D V-Cache CCD 堆棧的 512MB 緩存，Milan-X 理論上可堆砌高達 768MB 的緩存。

最後，随着 7nm 工藝的不斷成熟，EPYC Milan-X 服務器處理器将迎來更快的時鐘頻率。而新曝光的 OPN 代碼，意味着 AMD 或已做好在 2022 年末推出 Milan-X 系列 3D V-Cache 芯片的準備。

,