其實IC求職面試本身不複雜，但對于剛踏入職場的同學來說，似乎有不少困擾。

IC行業是一個相對來說偏向專業化的領域，面試的時候免不了要考察技術水平。這就需要面試者口語化展示簡曆内容，主要包括求職意向以及專業水平這些内容。

畢竟大多面試官都沒有仔細看過你的簡曆，但一定要把控好時間，最好時間可以控制在3~5分鐘，内容上可以重點突出項目/實習經曆。後面面試官會根據簡曆上的内容和自我介紹的内容開始提問題。

專業面試流程一般是：

“自我介紹”→“這個東西是具體怎麼做的”→“基礎問題回答”→“你有什麼要問我的嗎”。

常見的問題如下：

你認為怎麼才能做好一個IC工程師？

項目是怎麼做的？

IC設計前端和後端的流程和EDA工具？

什麼是線與邏輯？

IC設計中同步複位與異位複位的區别是什麼？

你有什麼要問我的嗎？

針對最後一個問題，大家如果在面試的過程中有問題存留的話也可以進行提問，這裡也給大家一些參考範圍：

公司這個部門的主要業務是什麼？（不少大公司在不同的的城市中業務都不一樣）

公司對于新人的培訓機制是怎樣的？（作為入職的新人，可以去了解公司一些培訓機制。）

如果我想了解學習其他崗位的内容，會有途徑嗎？（做設計的可能想學習架構、驗證，做驗證的也是同理，很多人都希望不局限于一個崗位。）

對于面試/筆試題來說，針對不同崗位的需求定向刷題，有針對性就足夠了。

簡單來說就是能力上在這個環節上看不出來太大區别，所以更多就是從做過的項目來做區分。正常的項目介紹是這樣的：

參與了一個什麼樣的項目（是一個SoC設計或者是圖像處理算法FPGA實現？有幾個人一起做？）；承擔了哪方面的工作（某個IP的RTL設計/驗證？）；取得了怎樣的成果（完成了某個功能？做出了面積或速度上的優化？）。

如果沒有項目怎麼辦？那就做個設計，包裝成實驗室項目。

如果項目太多怎麼辦？着重說最難那個，含金量最高那個。

沒錯，項目跟項目是不一樣的，不是所有項目都能起到面試加分的作用。

目前大多數高校學生都很難接觸到流片項目，很大原因還是流片太貴。

學校裡能做的更多還是FPGA項目，這也就造成了很多科班學生畢業之後先做了FPGA的崗位，做了不久就想着往前端設計轉了。

IC設計一般是個統稱，有數字與模拟兩個大方向，還分有前端設計、驗證、後端設計等相關崗位。這裡我就介紹下數字方向崗位需要學習的知識點。

比如數字IC前端設計

數字IC前端設計學習的東西是很多的，主要需要學數電基礎，verilog，Python等相關理論知識、在此同時需要清楚ASIC設計流程最好。

工具方面一般要會VCS、Verdi、soyglass。然後還有模塊設計，一般學兩個部分IP和協議：UART、SPI和APB、AHB。但這是遠遠不足的，最好是對系統級soc設計進行學習，最好從設計到綜合全流程。

在比如數字IC驗證

數字IC驗證需要學數電基礎，verilog，C語言，System Verilog，UVM，Makefile等、工具有VCS、Verdi等，編程方面一定要強。

或者是數字IC後端設計

數字IC後端設計對英語的要求會比前端和驗證高些，後端所接觸的都是英文，對英語基礎薄弱的同學來講，做後端設計是比較吃力和難受的，而需要學習的也比較多，數電基礎，Verilog、TCL、Perl、Python、STA、Synthesis、PR、PV等，工具需要學的也比較多像ICC，Innovus、primetime、DC、Calibre等，先進工藝還會用到Redhawk, Voltus，PTPX。

最後建議花點時間将自己做過的東西好好整理複盤一下，技術面試其實大多數主要是向面試官介紹自己曾經做過的項目，面試官會根據你過往的工作經曆進行提問，另外很重要的一點，一定要自信一點。